Staff Hardware Verification Engineer / Ingénieur Staff …, Biot

Staff Hardware Verification Engineer H/F Localisation :

Sophia Antipolis, France

Arteris connecte l’innovation

Notre technologie aide les entreprises les plus visionnaires au monde— des startups aux leaders du Fortune 500 — à concevoir des semi‑conducteurs plus intelligents et plus performants, notamment des SoC et des chiplets. De la voiture que vous conduisez à l’IA dans le cloud, Arteris connecte les technologies innovantes qui façonnent le monde de demain.

Votre rôle en tant que Senior Hardware Verification Engineer chez Arteris

Rejoignez notreéquipe d’ingénierie et contribuez à la vérification de solutions matérielles de pointe dans le domaine des semi‑conducteurs, en particulier les IP Network‑on‑Chip (NoC) hautement paramétrables d’Arteris. Dans ce rôle, vous serez responsable de la définition, de l’implémentationet de l’exécution de stratégies de vérification robustes, garantissant la qualité, la fiabilité et les performances des IP matérielles. Vous travaillerez en étroite collaboration avec les équipes de conception, d’architecture et de validation afin d’assurer une couverture de vérification optimale.

Responsabilités clés

Définir, documenter, développer et exécuter des environnements de vérification RTL et des plans de tests/couverture pour des IP hautement paramétrables

Développer des bancs de test et des infrastructures de vérification en Python et C++, compatibles avec les principaux simulateurs RTL (Cadence, Synopsys, etc.)

Implémenter et maintenir les composants de vérification tels que BFMs, moniteurs et checkers

Maintenir et améliorer les flux de vérification existants, les métriques de couverture et le niveau d’automatisation

Collaborerétroitement avec les équipes de conception RTL et d’architecture afin d’identifier et de résoudre les problématiques de vérification

Profil recherché Qualifications Requises

Plus de 5 ans d’expérience industrielle en tant qu’ingénieur de vérification matérielle

Solide compréhension de la conception matérielle RTL

Maîtrise des langages et environnements de vérification : VHDL, Verilog, SystemVerilog, SystemC, C++, Python

Forte expérience dans l’utilisation et le développement de méthodologies et d’infrastructures de vérification (UVM, VIPs, bancs de test, outils EDA)

Connaissance des scripts Shell

Bonne compréhension des protocoles de communication matériels (AMBA, OCP, ou équivalents)

Excellentes capacités d’analyse, de résolution de problèmes et sens du détail

Capacité avérée à travailler efficacement en équipe

Bonne communicationécrite et orale en français et en anglais

Autonomie, rigueur, curiosité et fort engagement envers la qualité

Atouts appréciés

Expérience en vérification formelle

Connaissance des technologies d’interconnexion (NoC, interconnect IP)

Connaissance du contexte EDA et des flux de conception SoC

Formation

Doctorat ou Master enélectronique, informatique, microélectronique ou domaine connexe, ou expérience professionnelle équivalente

Salaire de base estimé :

55 000€ à 70 000 € brut annuel . La rémunération sera déterminée en fonction du lieu, de l’expérience et de l’équité interne pour des postes similaires.

À propos d’Arteris Arteris est un leader mondial des System IP pour semiconducteurs, permettant d’accélérer la conception de silicium haute performance et basse consommation. Les solutions Network‑on‑Chip (NoC) d’Arteris et ses logiciels d’automatisation de l’intégration SoC sontutilisés par les plus grandes entreprises du secteur afin d’améliorer les performances, la productivité des équipes d’ingénierie, de réduire les risques et les coûts, et d’accélérer la mise sur le marché de conceptions complexes.

Overview (English) Our technology helps the world’s most visionary companies—from startups to Fortune 500 leaders—to build smarter, faster semiconductors, specifically SoCs and chiplets. From the car you drive to AI in the cloud, Arteris connects the innovative technology that shapes tomorrow.

Your Role (English) Join our engineering team and contribute to the verification of cutting‑edge hardware solutions in the semiconductor domain, particularly Arteris’ highly configurable Network‑on‑Chip (NoC) IP. In this role, you will be responsible for defining, implementing and executing robust verification strategies to ensure the quality, reliability and performance of our hardware IP. You will work closely with design, architecture and validation teams to achieve comprehensive verification coverage.

Key Responsibilities (English)

Define, document, develop and execute RTL verification environments and test/coverage plans for highly parameterized IP

Develop verification testbenches and infrastructures in Python and C++, compatible with major RTL simulators (Cadence, Synopsys, etc.)

Implement and maintain verification components such as BFMs, monitors and checkers

Maintain and improve verification flows, coverage metrics, and automation levels

Collaborate closely with RTL design and architecture teams to identify and resolve verification issues

Required Qualifications (English)

More than 4 years of industry experience as a hardware verification engineer

Strong understanding of RTL hardware design

Proficiency in verification languages and environments: VHDL, Verilog, SystemVerilog, SystemC, C++, Python

Solid experience with verification methodologies and infrastructures (UVM, VIPs, testbenches, EDA tools)

Shell scripting skills

Good understanding of hardware communication protocols (AMBA, OCP, or similar)

Strong analytical and problem‑solving skills with high attention to detail

Proven ability to work effectively in a team

Good written and spoken communication skills in English (French is a plus)

Self‑motivated, rigorous, curious, and quality‑driven

Preferred Qualifications (English)

Experience with formal verification methodologies

Knowledge of interconnect technologies (NoC, interconnect IP)

Background in EDA and SoC design flows

Education Requirements (English)

PhD or Master’s degree in Electrical Engineering, Computer Science, Microelectronics, or a related field, or equivalent professional experience

Estimated Base Salary:

€55,000 to €70,000 annually . Your base salary will be determined based on your location, experience, and internal pay equity for similar roles.

About Arteris (English) Arteris is a global leader in system IP used in semiconductors to accelerate the creation of high‑performance, power‑efficient silicon. Arteris’ Network‑on‑Chip (NoC) interconnect IP and SoC integration automation software are used by the world’s top semiconductor and technology companies to improve performance, engineering productivity, reduce risk, lower costs, and bring complex designs to market faster. With over 300 team members headquartered in Silicon Valley and offices around the world, we work with startups and global tech leaders alike to build the next generation of electronic products. We believe in people, purpose and impact.

#J-18808-Ljbffr