Architecte Vérification ASIC/SoC – Lead UVM, Valbonne

Architecte Vérification ASIC/SoC – Lead UVM Qui sommes-nous ?

Constencia est une jeune entreprise dynamique implantée à Sophia Antipolis, première technopole d’Europe.

Nous accompagnons nos partenaires grands groupesétablis sur tout le territoire français dans leurs projets d’innovation et de transformation numérique à forte valeur ajoutée.

Nos ingénieurs et experts interviennent sur des sujets stratégiques mêlant ingéniosité, intelligence artificielle, data, cloud, cybersécurité, développement logiciel et systèmes critiques, au sein d’environnements technologiquement avancés.

Votre mission

Dans le cadre du développement de SoC de nouvelle génération à hautes performances et basse consommation, vous définissez et pilotez l’architecture de la plateforme de vérification.

Vous jouez un rôle clé dans la conception des environnements de test, la sécurisation de la qualité fonctionnelle et la montée en puissance d’une équipe d’ingénieurs vérification.

Vos responsabilités principales

Définir l’architecture de la plateforme de vérification SoC autour de SystemVerilog/UVM et de composants de test en C/C++ et Python

Concevoir, développer et maintenir les environnements de test, bancs de vérification et simulations fonctionnelles

Structurer la stratégie de vérification, la couverture et les plans de test tout au long du cycle de développement

Planifier, prioriser et suivre l’avancement des activités de vérification, risques et arbitrages techniques

Encadrer et accompagner uneéquipe d’ingénieurs en vérification, avec un focus sur la qualité et la montée en compétences

Collaborerétroitement avec les équipes architecture, design RTL et logiciel embarqué sur les interfaces et l’intégration système

Profil recherché

Diplômé(e) d’une école d’ingénieur, d’un cursus universitaire ou d’un mastère spécialisé en électronique, microélectronique, informatique embarquée ou équivalent.

10 ans minimum d’expérience en vérification ASIC/SoC, dont au moins 2 ans en rôle de lead ou d’architecte.

Solide maîtrise de SystemVerilog/UVM, VHDL/Verilog, C/C++ et scripting Python et TCL.

Bonne compréhension des architectures SoC et des protocoles d’interconnexion et communication type AXI, AHB, PCIe, Ethernet.

Leadership, sens de la transmission, communication claire.

Français courant.

Anglais professionnel B2 minimum, lu,écrit, parlé.

Ce que nous offrons

L’opportunité de contribuer à des projets à fort impact.

Un environnement collaboratif, agile et stimulant.

Une culture de la transparence, du partage et de l’excellence technique.

Un accompagnement sur mesure pour booster vos compétences.

Uneéquipe passionnée, à taille humaine, au sein d’une entreprise en pleine croissance.

Informations pratiques

Démarrage : Dès que possible.

#J-18808-Ljbffr