France
Aide
Publier une annonce

Stage Vérification ASIC/SoC UVM et Coverage SystemVerilog, Valbonne

Stage Vérification ASIC/SoC UVM et Coverage SystemVerilog, Valbonne
Description
Elsys Designà Valbonne recherche un stagiaire pour travailler sur la vérification d'ASIC/SoC en utilisant la méthodologie UVM. Le stage de 6 mois permettra aux candidats d'acquérir une expertise dans le langage SystemVerilog et les tests aléatoires, tout en développant une vision globale de la conceptionhardware.Le candidat idéal est en dernière année de cycle ingénieur en électronique avec des connaissances en VHDL, Verilog ou SystemVerilog. De nombreux avantages, comme le titre restaurant et la prime transport, sont offerts.

#J-18808-Ljbffr
Informations clefs
  • Nom de l’entreprise
    Elsys Design
  • Titre de poste
    Stage Vérification ASIC/SoC UVM et Coverage SystemVerilog
Conseils de Sécurité
Protégez vos informations personnelles et utilisez le formulaire de contact pour entamer une conversation.
1 / 10
Informations supplémentaires sur l’annonce

Stage Vérification ASIC/SoC UVM et Coverage SystemVerilog est visible sur Locanto dans la catégorie Le Cannet Stages.

Dans cette rubrique, il n’y a actuellement pas d’autres annonces pour Le Cannet.

Vous voulez en voir plus ? Alors élargissez votre recherche pour consulter les annonces dans les alentours du Cannet, comme par exemple Stages à Cannes, Grasse ou encore Vallauris. Il y a encore plus de petites annonces dans un rayon de 15 km pour cette catégorie. Cliquez ici pour consulter ces annonces.